最近は FPGA を弄ってていろいろしてみてるわけですが、 いろいろハマったので反省点をまとめ。 マルチクロックなんて二度とやらない メインクロック 50MHz があって、ここから分周して 1MHz のクロックがあるわけです。 reg [7:0] clk_cnt; wire low_clk; a…